スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。


PSoC/GPIOのしきい値と電源電圧

PSoC/GPIOのしきい値とヒステリシスではPSoCのGPIOのしきい値電圧をVdd=5.0Vの条件で測定しました。
今回は、電源電圧を可変することによりしきい値電圧に変化が見られるかの測定を行い、上下のしきい値ともに電源電圧に対する直線的な依存性があることが分かりました。

001_20090907021706.png 004_20090907021705.png


CMOSインバータのしきい値と電源電圧


PSoC/GPIOのしきい値とヒステリシスのエントリのコメント欄でのりたんさんに以下のような指摘をいただきました。

記事で提示されていたデータシートのVIL/VIH測定条件にこんな記述があります。

Vdd = 3.0 to 5.25

普通のCMOSインバータだと、Vddの値の影響を直接受けるので、いつでもTTLレベル入力というわけにはいかなくなります。そのため、74HCTシリーズの電源電圧は、TTLと同じ5V+/-10%と定められています。もし、Vddに依存しないようにVTL/VTHを定めようとすると、定電圧源とコンパレータで構成される、かなり重い回路が必要です。
もし、余力がありましたら、VddとVTL/VTHの関係も見てくださいませ。


前回のエントリでは、電源電圧Vdd=5Vさえ測定しておけば、他の電源電圧でも当てはめて考えることができると考えていましたが、電源電圧に依存してGPIOの入力しきい値が変化する可能性がでてきたため、追試を行いました。

測定回路の構成


PSoC/GPIOのしきい値とヒステリシスと同様、以下の回路構成で行いました。


001_20090907021706.png
fig.1: 測定回路構成


PSoCのGlobal Resourcesは、以下のように設定しました。

Power Setting [Vcc / SysClk freq] : 3.3V/24MHz
Trip Voltage [LVD (SMP)] : 2.92V (3.02V)

電源電圧は、3.0V,3.3V,3.6V,3.9V,4.2V,4.5V,5.0V,5.5Vとしました。
(5.5Vは動作定格外でした。やってから気づきました。)

電圧測定にはPDS5022Sを、電源はHP6632Aシステム電源を用いました。
データの解析には、Microsoft Excelとgnuplotを用いました。

ヒステリシス曲線


測定結果を以下に示します。


003_20090907021733.png
fig.2: ヒステリシス曲線


fig.2より、しきい値電圧が電源電圧に依存していることが分かります。


002_20090907021733.png
fig.3: ヒステリシス曲線(Vdd=3.0V)


fig.3は電源電圧が3.0Vの条件のヒステリシス曲線を抜き出したものです。スレッショルド電圧付近でもノイズが大きく、上下のしきい値がそれぞれ一意に読み取ることができません。
VTL/VTHの代表値として、それぞれ出力遷移前の最小値/最大値を選びました。

しきい値の電源電圧特性


fig.4にしきい値の電源電圧特性を示します。
しきい値と電源電圧の間に線形関係が見えました。


004_20090907021705.png
fig.4: しきい値-電源電圧特性


測定データに対して線型方程式の最小二乗法フィッティングを行ったところ、以下の係数が得られました。

VTL = 199.606 * Vdd + 511.626
VTH = 190.739 * Vdd + 713.202

ただし、VTL,VTHの単位は[mV]で、Vddの単位は[V]です。

ヒステリシスの電源電圧特性


VTHとVTLの差から求めたヒステリシス電圧VHの電源電圧特性をfig.5に示します。


005_20090907130344.png
fig.5: ヒステリシス電圧-電源電圧特性


ほぼすべての電源電圧範囲で、ヒステリシス電圧VHは160mV前後でした。
ただし、まともな議論をするには電圧分解能不足です。
誤差棒として±1LSBをつけました。これは、誤差が1LSB以内であると言うわけではなくあくまで比較用です。

いま、Vdd=3.0V時のヒステリシス電圧が200mV、Vdd=3.3V時のヒステリシス電圧が160mVとなっていますが、この差は1LSBしかなく、fig.2-3を見ても1LSB以上の測定誤差があることは明らかです。

今の測定精度ではヒステリシス電圧が電源電圧に比例して拡大しているのか縮小しているのか、あるいは変化していないのかの議論は残念ながら出来そうにありません。

最後に、しきい値電圧とヒステリシス電圧の表を示します。

Vdd[V]VTL[mV]VTH[mV]VH[mV]
3.010801280200
3.312001360160
3.612401400160
3.912801440160
4.213601520160
4.514001560160
5.015201680160
5.516001760160
table.1


関連エントリ




付録


このエントリで使用したBSch3V形式回路図ファイルを添付します。ファイル名末尾の".txt"を削除して、"_"を"."に変更すれば使えるはずです。


参考文献




フィードバック



にほんブログ村 その他趣味ブログ 電子工作へ

 ↑ 電子工作ブログランキング参加中です。1クリックお願いします。


コメント・トラックバックも歓迎です。 ↓      


 ↓ この記事が面白かった方は「拍手」をお願いします。


tag: PSoC インターフェース レベルシフト シュミットトリガ PDS5022 

comment

Secret

FC2カウンター
カテゴリ
ユーザータグ

LTspiceAkaiKKRmachikaneyamaScilabKKRPSoC強磁性CPAPICOPアンプecalj状態密度モンテカルロ解析常微分方程式トランジスタodeDOSインターフェースPDS5022定電流スイッチング回路分散関係半導体シェルスクリプトレベルシフト乱数HP6632A可変抵抗トランジスタ技術R6452AI2C温度解析ブレッドボードバンドギャップ確率論反強磁性セミナーバンド構造数値積分偏微分方程式非線形方程式ソルバ熱設計絶縁三端子レギュレータISO-I2CA/DコンバータシュミットトリガフォトカプラカオスPWscfGW近似LM358LEDマフィンティン半径発振回路USB数値微分TL431PC817Cサーボアナログスイッチ直流動作点解析補間カレントミラー74HC4053bzqltyチョッパアンプFFT2ちゃんねる開発環境量子力学単振り子電子負荷VESTAQuantumESPRESSO標準ロジックパラメトリック解析ブラべ格子イジング模型アセンブラLDA基本並進ベクトルBSchSMPTLP621失敗談六方最密充填構造コバルト位相図QSGWGGAスイッチト・キャパシタewidth状態方程式VCAキュリー温度繰り返し最適化仮想結晶近似不規則合金熱伝導gfortran相対論抵抗FETMaximaQuantum_ESPRESSOcygwinランダムウォークラプラス方程式スピン軌道相互作用スレーターポーリング曲線マントルシュレディンガー方程式ZnO自動計測QNAP固有値問題ダイヤモンドデータロガー井戸型ポテンシャルTLP552CIFxcrysdenゼーベック係数熱力学条件分岐MCU最小値UPS格子比熱最大値ガイガー管平均場近似過渡解析Writer509スーパーセルFXA-7020ZR差し込みグラフ第一原理計算テスタ起電力OpenMP三角波ubuntuLM555NE555ブラウン運動詰め回路ハーフメタルawkfsolveUbuntuフェルミ面TLP521トランスMAS830LPGACK1026OPA2277フィルタトレーナーバトルEAGLEノコギリ波負帰還安定性ナイキスト線図MBEP-10LMC6622SC1815CapSenseAACircuitPIC16F785入出力固定スピンモーメントFSMTeX結晶磁気異方性全エネルギーc/a合金multiplotgnuplot非線型方程式ソルバL10構造正規分布等高線ジバニャン方程式ヒストグラム確率論初期値interp1fcc面心立方構造ウィグナーザイツ胞半金属デバイ模型磁気モーメント電荷密度重積分SIC不純物問題擬ポテンシャル状態図cif2cellPWgui二相共存ウルツ鉱構造edeltquantumESPRESSOフォノンリジッドバンド模型スワップ領域BaO岩塩構造ルチル構造マテリアルデザインspecx.fフラクタルマンデルブロ集合キーボードRealforceクーロン散乱三次元疎行列縮退化学反応関数フィッティング最小二乗法Excel直流解析PCTS-110TS-112日本語パラメータ・モデル等価回路モデル文字列ポケモンGO熱拡散方程式HiLAPW両対数グラフ片対数グラフ陰解法Crank-Nicolson法ifort境界条件連立一次方程式グラフの分割軸ラベルヒストグラム不規則局所モーメントスーパーリーグ円周率Gimp凡例線種シンボルトラックボール

最新コメント
リンク

にほんブログ村 その他趣味ブログ 電子工作へ
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。