PSoC/GPIOのしきい値と電源電圧

PSoC/GPIOのしきい値とヒステリシスではPSoCのGPIOのしきい値電圧をVdd=5.0Vの条件で測定しました。
今回は、電源電圧を可変することによりしきい値電圧に変化が見られるかの測定を行い、上下のしきい値ともに電源電圧に対する直線的な依存性があることが分かりました。

001_20090907021706.png 004_20090907021705.png


CMOSインバータのしきい値と電源電圧


PSoC/GPIOのしきい値とヒステリシスのエントリのコメント欄でのりたんさんに以下のような指摘をいただきました。

記事で提示されていたデータシートのVIL/VIH測定条件にこんな記述があります。

Vdd = 3.0 to 5.25

普通のCMOSインバータだと、Vddの値の影響を直接受けるので、いつでもTTLレベル入力というわけにはいかなくなります。そのため、74HCTシリーズの電源電圧は、TTLと同じ5V+/-10%と定められています。もし、Vddに依存しないようにVTL/VTHを定めようとすると、定電圧源とコンパレータで構成される、かなり重い回路が必要です。
もし、余力がありましたら、VddとVTL/VTHの関係も見てくださいませ。


前回のエントリでは、電源電圧Vdd=5Vさえ測定しておけば、他の電源電圧でも当てはめて考えることができると考えていましたが、電源電圧に依存してGPIOの入力しきい値が変化する可能性がでてきたため、追試を行いました。

測定回路の構成


PSoC/GPIOのしきい値とヒステリシスと同様、以下の回路構成で行いました。


001_20090907021706.png
fig.1: 測定回路構成


PSoCのGlobal Resourcesは、以下のように設定しました。

Power Setting [Vcc / SysClk freq] : 3.3V/24MHz
Trip Voltage [LVD (SMP)] : 2.92V (3.02V)

電源電圧は、3.0V,3.3V,3.6V,3.9V,4.2V,4.5V,5.0V,5.5Vとしました。
(5.5Vは動作定格外でした。やってから気づきました。)

電圧測定にはPDS5022Sを、電源はHP6632Aシステム電源を用いました。
データの解析には、Microsoft Excelとgnuplotを用いました。

ヒステリシス曲線


測定結果を以下に示します。


003_20090907021733.png
fig.2: ヒステリシス曲線


fig.2より、しきい値電圧が電源電圧に依存していることが分かります。


002_20090907021733.png
fig.3: ヒステリシス曲線(Vdd=3.0V)


fig.3は電源電圧が3.0Vの条件のヒステリシス曲線を抜き出したものです。スレッショルド電圧付近でもノイズが大きく、上下のしきい値がそれぞれ一意に読み取ることができません。
VTL/VTHの代表値として、それぞれ出力遷移前の最小値/最大値を選びました。

しきい値の電源電圧特性


fig.4にしきい値の電源電圧特性を示します。
しきい値と電源電圧の間に線形関係が見えました。


004_20090907021705.png
fig.4: しきい値-電源電圧特性


測定データに対して線型方程式の最小二乗法フィッティングを行ったところ、以下の係数が得られました。

VTL = 199.606 * Vdd + 511.626
VTH = 190.739 * Vdd + 713.202

ただし、VTL,VTHの単位は[mV]で、Vddの単位は[V]です。

ヒステリシスの電源電圧特性


VTHとVTLの差から求めたヒステリシス電圧VHの電源電圧特性をfig.5に示します。


005_20090907130344.png
fig.5: ヒステリシス電圧-電源電圧特性


ほぼすべての電源電圧範囲で、ヒステリシス電圧VHは160mV前後でした。
ただし、まともな議論をするには電圧分解能不足です。
誤差棒として±1LSBをつけました。これは、誤差が1LSB以内であると言うわけではなくあくまで比較用です。

いま、Vdd=3.0V時のヒステリシス電圧が200mV、Vdd=3.3V時のヒステリシス電圧が160mVとなっていますが、この差は1LSBしかなく、fig.2-3を見ても1LSB以上の測定誤差があることは明らかです。

今の測定精度ではヒステリシス電圧が電源電圧に比例して拡大しているのか縮小しているのか、あるいは変化していないのかの議論は残念ながら出来そうにありません。

最後に、しきい値電圧とヒステリシス電圧の表を示します。

Vdd[V]VTL[mV]VTH[mV]VH[mV]
3.010801280200
3.312001360160
3.612401400160
3.912801440160
4.213601520160
4.514001560160
5.015201680160
5.516001760160
table.1


関連エントリ




付録


このエントリで使用したBSch3V形式回路図ファイルを添付します。ファイル名末尾の".txt"を削除して、"_"を"."に変更すれば使えるはずです。


参考文献




フィードバック



にほんブログ村 その他趣味ブログ 電子工作へ

 ↑ 電子工作ブログランキング参加中です。1クリックお願いします。


コメント・トラックバックも歓迎です。 ↓      


 ↓ この記事が面白かった方は「拍手」をお願いします。


tag: PSoC インターフェース レベルシフト シュミットトリガ PDS5022 

comment

Secret

FC2カウンター
カテゴリ
ユーザータグ

LTspiceAkaiKKRScilabmachikaneyamaKKRPSoCOPアンプPICCPA強磁性モンテカルロ解析常微分方程式トランジスタode状態密度インターフェースDOSPDS5022ecaljスイッチング回路定電流半導体シェルスクリプトレベルシフト乱数HP6632A温度解析ブレッドボードI2CR6452A分散関係トランジスタ技術可変抵抗確率論数値積分反強磁性セミナー非線形方程式ソルバ絶縁バンドギャップ熱設計偏微分方程式バンド構造GW近似カオス三端子レギュレータLEDフォトカプラシュミットトリガISO-I2CA/DコンバータLM358USBカレントミラーTL431マフィンティン半径PC817C数値微分アナログスイッチ発振回路サーボ直流動作点解析74HC40532ちゃんねる標準ロジックチョッパアンプLDAアセンブラFFTbzqltyイジング模型ブラべ格子開発環境補間量子力学電子負荷BSchパラメトリック解析単振り子基本並進ベクトル熱伝導繰り返しGGAMaximaTLP621ewidthSMP相対論抵抗位相図ランダムウォークスピン軌道相互作用六方最密充填構造不規則合金FETコバルト失敗談QSGWcygwinスレーターポーリング曲線スイッチト・キャパシタラプラス方程式gfortranキュリー温度状態方程式条件分岐格子比熱TLP552LM555TLP521三角波NE555過渡解析FXA-7020ZRWriter509テスタ詰め回路MCUマントルダイヤモンドQNAPデータロガーガイガー管自動計測UPS井戸型ポテンシャルawk第一原理計算仮想結晶近似ブラウン運動差し込みグラフ平均場近似fsolve起電力熱力学OpenMPスーパーセル固有値問題最適化最小値VCAシュレディンガー方程式VESTAubuntu最大値面心立方構造PGAOPA2277L10構造非線型方程式ソルバ2SC1815fccフェルミ面等高線ジバニャン方程式ヒストグラム確率論マテリアルデザイン正規分布結晶磁気異方性interp1フィルタ初期値ウィグナーザイツ胞c/aルチル構造岩塩構造スワップ領域リジッドバンド模型edeltBaOウルツ鉱構造重積分SIC二相共存ZnOquantumESPRESSOCapSensegnuplotmultiplot全エネルギー固定スピンモーメントFSM合金ノコギリ波フォノンデバイ模型ハーフメタル半金属TeXifortTS-110不規則局所モーメントTS-112等価回路モデルパラメータ・モデルヒストグラムExcel円周率GimpトラックボールPC直流解析入出力文字列マンデルブロ集合キーボードフラクタル化学反応三次元Realforce縮退日本語最小二乗法関数フィッティング疎行列シンボル線種ナイキスト線図陰解法負帰還安定性熱拡散方程式EAGLECrank-Nicolson法連立一次方程式P-10クーロン散乱Ubuntu境界条件MBEHiLAPW軸ラベルトランスCK1026MAS830L凡例PIC16F785LMC662AACircuit両対数グラフ片対数グラフグラフの分割specx.f

最新コメント
リンク

にほんブログ村 その他趣味ブログ 電子工作へ