LTspiceでシュミットトリガ回路

7414などのヒステリシス特性を持つTTLロジックの入力段には、トランジスタ2石で構成されたシュミットトリガ回路が利用されます。
このシュミットトリガ回路をLTspiceをもちいてシミュレーションしました。

○バッファとヒステリシス
バッファとヒステリシス　その１・その２では、コンパレータに対して２本の抵抗で正帰還をかけることにより、普通のデジタルバッファをシュミットトリガバッファとすることが出来ると書きました。
現実のTTLロジックICのシュミットトリガ回路も正帰還を利用しています。

○2石ヒステリシス回路のシミュレーション
以下に、トランジスタ2石のシュミットトリガ回路のLTspiceシミュレーションを示します。各抵抗の定数は、アナログエンジニア5513さんのブログのシュミットトリガ回路のエントリのものを利用しました。

fig.1: シュミットトリガ回路


fig.2: 入力電圧-出力電圧特性

横軸に入力電圧、縦軸に出力電圧をとったグラフです。"L"→"H"の経路と"H"→"L"の経路でしきい値が変化するヒステリシス特性を持つためグラフがループを形成しています。

○回路動作
トランジスタQ1,Q2はともにエミッタ接地のインバータを構成しています。
初段のQ1にはエミッタ抵抗R2が挿入されており、このエミッタ抵抗の影響によりエミッタフォロワなどと同様の負帰還がかかります。

次段のQ2も反転増幅回路ですが、エミッタ抵抗をQ1と共有しています。そのため、Q2の出力もQ1に帰還します。ここでQ2はインバータであるので、Q1に対しては正帰還として働きます。

○付録
このエントリで使用したLTspiceのシミュレーション用ファイルを添付します。ファイル名末尾の".txt"を削除して、"_"を"."に変更すれば使えるはずです。

• Hysterisis.asc


• Hysterisis.plt