LTspiceで秋月インダクタンス計

コイルは『自分で巻く』ことにより希望する特性を実現できるため、大量生産で無いアマチュア用途では自作を薦められることも少なくありません。
インダクタンス測定を安価に行うためには、インダクタンス計の自作が必要です。
インダクタンス計の定番としては、秋月のデジタルLメータキットが売られていたようです。もはや絶版となってしまった回路ですが、LTspiceでシミュレーションを行いました。

001_20101126232841.png 002_20101126232840.png 003_20101126232840.png 004_20101126232839.png 005_20101126232838.png


絶版秋月インダクタンス計


安価なデジタルマルチメータでも、多機能なものは抵抗値やキャパシタンスを測定する機能を持っています。しかしながら、インダクタンスの測定機能を持つ安価なデジタルマルチメータは、ほとんどお目にかかりません。
そこで、インダクタンス計の自作は、趣味の電子工作としては昔からメジャーな存在でした。

秋月電子通商でも、以前はデジタルインダクタンスメータキットを発売していましたが、今では絶版となり秋月電子通商キット取扱説明書回路図集のなかで回路図が見られるだけとなっています。

現在入手可能なインダクタンス測定可能な組み立てキットとしては、ストロベリーリナックスポケットL/Cメーターキット Ver.2が有名なようです。

ストロベリーリナックスのキットは、被測定インダクタンスと共振回路を構成することにより発振周波数からインダクタンスの値を見積もるという測定原理を採用しています。
これに対して、秋月のキットは位相検波方式を採用しており、原理上は直列に存在する寄生抵抗の影響を受けないといった特徴があります。
位相検波方式の詳細に関しては、位相検波ってなんだ?デジタルインダクタンスメータキットが詳しい説明があります。

このデジタルインダクタンスメータキットは、その完成度にかなりの自信があるらしくデジタルインダクタンスメータキットには
このキットより精度のいいLメータ(手前みそかもしれないが)というとかなり高価なものですので、相当恵まれた人しか現実ではありませんね。

と、あります。

今回のエントリでは、そんな夢のある秋月インダクタンスメータキットの回路をLTspiceを用いてシミュレーションすると共に、インダクタンスに存在する直列抵抗がどのように測定結果に影響するのかを調べてみました。

モデル化


各構成要素の回路はインダクタンス計カテゴリでシミュレーションしたものの組み合わせを基本としています。

アナログスイッチ4053のモデルとしては、電圧制御スイッチにON抵抗のみを設定したものを使いました。
また、各OPアンプのモデルにはLTspiceの標準デバイスでまにあわせるの考え方を基にUniversal Opamp2をデフォルトの設定で使っています。
これらふたつの簡略化に関しては、もう少し良く考えた方がいいかもしれません。

シミュレーション結果


以下にシミュレーション結果を示します。


001_20101126232841.png
fig.1: スケマティック(1024x768)

002_20101126232840.png
fig.2: 波形


直列抵抗の影響


この回路に対して、被測定インダクタンスにたいして直列に抵抗を挿入した場合の測定誤差をシミュレーションしました。


003_20101126232840.png
fig.3: スケマティック(1024x768)

004_20101126232839.png
fig.4: 測定結果

005_20101126232838.png
fig.5: 寄生抵抗の影響


寄生抵抗が100mΩを越えた辺りから誤差が大きくなるようです。

Appendix:独自に復刻する場合


このAppendixは、ほとんど自分用のメモです。

この秋月のインダクタンス計キットですが、回路図が公開されているので独自に復刻することは可能です。そして、実際に復刻している方もいらっしゃいます。(参考:デジタルLメータの復刻)

オリジナルの回路で復刻する場合に入手が難しいのは、チョッパアンプであるLTC1049だけですが、これはリニアテクノロジーへのサンプルリクエストから入手できました。
また、完全にもとの回路を再現することにこだわらなければ、必ずしも位相検波回路のOPアンプはLTC1049でなくてもよいのではないかと思います。(まじめに検討していませんが、直感的に言えばむしろこの回路にチョッパアンプは向いていないのでは?)

復刻する際に、デジタルインダクタンスメータキットから直接的に読み取れない情報もあります。それは、各ICの電源の関係―――とりわけ、アナログスイッチ4053の電源です。
これもまじめに検討していませんが、4053の制御信号電圧は負電源を許容していないので、おそらくVEE端子とVSS端子は同じノードに接続されていて、そのノードは回路上で最も電圧が低い電源ノードとなるはずです。

さらに、PSoCで位相検波方式のインダクタンス計を自作されている方もいらっしゃいます。

位相検波方式のインダクタンス計を完全にワンチップに押さえられない理由は、PSoCで電圧電流変換回路を構成するのが難しいから(と、既にアナログブロックの余裕も無いから)だと思います。

(アナログブロックの数はおいておくとすると)PSoCでLED正弦波電流駆動にて、PSoCを用いた電圧電流変換回路自体は実現可能であることが分かっています。しかしながら、電圧電流変換回路は発振しやすい難しい回路でもあるようです。実際のインダクタンス計として利用するためには、さまざまな負荷条件で安定に動作することが必要となります。

関連エントリ




参考URL




付録


このエントリで使用したLTspiceのシミュレーション用ファイルを添付します。ファイル名末尾の".txt"を削除して、"_"を"."に変更すれば使えるはずです。(参考:ねがてぃぶろぐの付録)


参考文献/使用機器




フィードバック



にほんブログ村 その他趣味ブログ 電子工作へ

 ↑ 電子工作ブログランキング参加中です。1クリックお願いします。


コメント・トラックバックも歓迎です。 ↓      


 ↓ この記事が面白かった方は「拍手」をお願いします。

tag: LTspice PSoC OPアンプ 

LTspiceで74HC4053 その5

LTspiceで74HC4053 その1 その2 その3 その4の続編です。

前回ついに以下の回路図までこぎつけました。




今回はその2その3で行ったのと逆の作業、すなわち回路図からサブサーキットファイルへの変換を行います。

.include hc_tnomi.cir

.SUBCKT 74HC4053 INH SEL CH0 CH1 COM VDD VSS VEE
XINP0 SEL0 SEL1 VDD0 VSS0 INP2N
XINP1 INH0 INH1 VDD0 VSS0 INP2N
XINV SEL1 SEL2 VDD0 VSS0 INVN
XNAND0 INH1 SEL2 CH00 VDD0 VSS0 NANDN
XNAND1 INH1 SEL1 CH10 VDD0 VSS0 NANDN
XLC0 CH00 CH01 VEE0 VDD0 VSS0 LLCN
XLC1 CH10 CH11 VEE0 VDD0 VSS0 LLCN
XAS0 CH01 CH0 COM VEE0 VDD0 SWITCH1N
XAS1 CH11 CH1 COM VEE0 VDD0 SWITCH1N
L1 VDD VDD0 6.08NH
L2 VEE VEE0 6.08NH
L3 VSS VSS0 6.08NH
L4 SEL SEL0 4.28NH
L5 INH INH0 4.28NH
C1 VDD VDD0 1.5P
C2 VEE VEE0 1.5P
C3 VSS VSS0 1.5P
C4 SEL0 VSS 1.5P
C5 INH0 VSS 1.5P
C6 CH0 VSS 1.5P
C7 CH1 VSS 1.5P
C8 COM VSS 1.5P
.ENDS

以上のようになりました。この引用部分を"74hc4053.sub"という名前のファイルとして"C:\Program Files\LTC\SwCADIII\lib\sub"へ保存します。LTspiceをインストールしたディレクトリが異なる場合は適宜読み替えてください。

ではサブサーキットファイルの中身を順番に見ていきます。
1行目の".include hc_tnomi.cir"の"hc_tomi.cir"はNXP Semiconductorsからダウンロードした"hc.zip"を解凍した中身のファイルのひとつです。

"74hc4053.sub"は"hc_tomi.cir"で定義されるサブサーキットを呼び出しています。そのため、あらかじめ".include"命令でファイルの結合を行う必要があります。

次に".SUBCKT"行があります。サブサーキット名は"74HC4053"としました。
この後に続くノード名がサブサーキット"74HC4053"の外部へ出力する端子となります。また、ここに書かれた順番が外部から呼び出されるときの"Netlist Order"となります。

これ以降はその2で書いたとおりの書式なので特に問題は無いでしょう。

tag: LTspice 74HC4053 アナログスイッチ 

LTspiceで74HC4053 その4

LTspiceで74HC4053 その1 その2 その3の続編です。

前回までにNXP Semiconductorsに配布されている状態の74HC4053に相当するサブサーキットであるSWI1がどういう構造になっているかを確認しました。

SWI1はロジック部分が省略されているモデルなので、74HC4053を含む回路図の該当部分に直接利用することが出来ません。
今回は、SWI1にロジック部分を補ったサブサーキットを作成することを目的にします。

東芝セミコンダクタの74HC4053のページから74HC4053のデータシートをダウンロードしてください。和文データシートの4ページ目にシステム図という項目があります。74HC4053は一番下になります。


東芝セミコンダクタ74HC4053データシートより引用

このシステム図では2chアナログマルチプレクサが3回路入っていますが、LTspice用のサブサーキット化する際には1回路分だけを使うことにします。
1回路分だけを取り出したものが以下になります。




サブサーキット用のテキストファイルに変換しやすいようにあらかじめすべてのノードに名前をつけておきます。
1枚目のシステム図と比べてXINVの挿入位置が逆であるように見えますが、スイッチの切り替えロジックの都合です。気にしないでください。

tag: LTspice 74HC4053 アナログスイッチ 

LTspiceで74HC4053 その3

LTspiceで74HC4053 その1 その2の続編です。

まずは、前回までのおさらいです。
2chアナログスイッチ74HC4053の機能のうち、アナログ信号を切り替えるスイッチの部分のみがモデル化されています。
したがって、74HC4053へのデジタル信号入力に対してどのスイッチをON/OFFするかのロジック部分は自分で作らなければいけません。
また、このロジック部分を除いたサブサーキットはSWI1という名前で用意されており、これはロジック部分の入力端子のリードインダクタンスや寄生容量までモデル化されています。

このうちその1では、どのようなロジック部分を作ればよいのかを考えました。
またその2では、74HC04を例にリードインダクタンスや寄生容量を考慮したサブサーキットが.subcktによってどのように記述されるかを見ました。

今回はロジック部分を含まないSWI1を回路図に直すことにします。

以下の引用部分はhc_tmomi.cirのなかのSWI1の部分です。

.SUBCKT SWI1  2  3  4  70  80  90
* INP = 2 Y = 3 Z = 4 VEE = 70 VCC = 80 GND = 90
XINP 20 25 50 60 INP2N
XLC 25 30 40 50 60 LLCN
XAS 30 3 4 40 50 SWITCH1N
L1 80 50 6.08NH
L2 70 40 6.08NH
L3 60 90 6.08NH
L4 2 20 4.28NH
C1 50 90 1.5P
C2 40 90 1.5P
C3 60 90 1.5P
C4 20 90 1.5P
C5 3 90 1.5P
C6 4 90 1.5P
.ENDS

大雑把な構成は、「入力バッファ」「レベルシフタ」「アナログスイッチ」および「各入出力端子のリードインダクタンスと寄生容量」です。

このサブサーキットを回路図に描き直しました。




レベルシフタとしてNon-Inv Bufferの記号をつかっていますが、出力の論理やアナログスイッチの入力論理がどうなっているかは確認していません。それぞれの記号がLLCNとSWITCH1Nのサブサーキットを表していると解釈してください。

tag: LTspice 74HC4053 アナログスイッチ 

LTspiceで74HC4053 その2

タイトル通りLTspiceで74HC4053 その1の続きです。
前回のおさらいをすると、ベルが鳴る様の標準 CMOS ロジックのトランジスターモデルを参考にNXP Semiconductorsからダウンロードした74HCシリーズのSPICEモデル、特に74HC4053をLTspiceで使うというものです。

NXP SemiconductorsからダウンロードできるSPICEモデルのうち74HC04等の一部の基本的な機能を持つものは、特に追加の回路を記述しなくても端子のリードインダクタンスや寄生容量までモデル化されています。

次の目標は74HC4053の端子のリードインダクタンスや寄生容量を考慮したモデルを作ることにします。
今回は、その前段階として74HC04のモデルについて見てみます。




74HC04に相当するサブサーキットは74hct.cirからINV1と分かります。上図はINV1を回路図に描き直したものです。
各ノードにラベルで数字を割り振ってあります。

.SUBCKT INV1 2 3 80 90
*IN=2, OUT=3, VCC=80, GND=90
XINP 20 25 50 60 INP1N
XINV 25 35 50 60 INVN
XOUTP 35 40 50 60 OUTPN
L1 80 50 6.87NH
L2 60 90 6.87NH
L3 2 20 5.97NH
L4 40 3 5.97NH
C1 50 90 1.5P
C2 60 90 1.5P
C3 20 90 1.5P
C4 3 90 1.5P
.ENDS

上の引用部がhc_tmomi.cirのなかのINV1の.SUBCKT部分です。
spice3f5マニュアルの日本語訳Ayumi's Lab.さまが公開しています。PDF版もあるのでぜひダウンロードしましょう。
.SUBCKTの解説部分は2.4 サブ回路にあります。

.SUBCKTから.ENDSの間には12行ありますが、これらは4種類の要素に分けられます。
「コメント」「外部サブサーキットの呼び出し」「インダクタ」「コンデンサ」です。

*で始まる行はコメントです。この行はSPICEに評価されません。
しかし、人間からみると重要な情報です。.SUBCKT行のサブ回路名の後に続く「2」「3」「80」「90」はINV1と外部を接続するノード番号ですが、これらがそれぞれ何をさすかが書いてあります。私のかいた回路図でも「IN=2」の様に役割とノード番号を対応させて書いておきました。
ここで注意しておかなければならないのはGNDと名付けられているノードであるノード90番は、グローバルノード0番ではなく、単純にGND端子をあらわすノードであることです。このことにより、INV1サブ回路を呼び出す回路でGND端子を回路のGND
以外に接続することが出来るようになります。

XINPの様にXから始まる行は、サブサーキットの呼び出しです。呼び出されるサブサーキットの名前は行の最後に書いてあります。
XINPの場合は、INP1Nを呼び出していることになります。これはhc_tmomi.cirの内部で.SUBCKTとして定義されていますが、現時点ではさしあたってベルが鳴るさまのサイトにある説明にあるとおり「入力保護回路+インバータ」であるという程度の理解にとどめておきます。
同様にINVNは「インバータ」、OUTPNは「出力インバーティングバッファ」です。いずれも回路図中ではNOTのMIL記号で表しました。

ここまでくれば後は想像通りLではじまるものがインダクタで、Cではじまるものがコンデンサです。
それぞれ、接続するノード番号と値が記されています。

同じノード番号同士を接続すると最初にあげた回路図のようになります。

tag: LTspice 74HC4053 アナログスイッチ 

FC2カウンター
カテゴリ
ユーザータグ

LTspiceAkaiKKRmachikaneyamaScilabKKRPSoCOPアンプPICCPA強磁性常微分方程式モンテカルロ解析odeトランジスタ状態密度インターフェーススイッチング回路ecaljPDS5022DOS定電流半導体シェルスクリプト乱数レベルシフトHP6632Aブレッドボード分散関係温度解析R6452Aトランジスタ技術I2C可変抵抗反強磁性セミナー数値積分確率論偏微分方程式バンド構造非線形方程式ソルババンドギャップ絶縁熱設計シュミットトリガLEDA/Dコンバータ三端子レギュレータLM358ISO-I2CGW近似カオスフォトカプラマフィンティン半径TL431数値微分PC817Cアナログスイッチ直流動作点解析発振回路USBサーボカレントミラー74HC4053パラメトリック解析LDAbzqltyチョッパアンプ量子力学FFT2ちゃんねるアセンブラBSch開発環境電子負荷ブラべ格子イジング模型補間基本並進ベクトル標準ロジック単振り子キュリー温度繰り返しMaxima状態方程式失敗談相対論スピン軌道相互作用FETランダムウォーク熱伝導六方最密充填構造コバルトewidthTLP621GGAQSGW不規則合金位相図抵抗SMPcygwinラプラス方程式スレーターポーリング曲線gfortranスイッチト・キャパシタ詰め回路TLP552三角波格子比熱TLP521条件分岐LM555MCUNE555QNAPマントルテスタ過渡解析FXA-7020ZRダイヤモンドデータロガーガイガー管自動計測Writer509UPSシュレディンガー方程式ブラウン運動awk差し込みグラフ熱力学平均場近似仮想結晶近似VCAfsolve井戸型ポテンシャルVESTA起電力スーパーセルOpenMP第一原理計算ubuntu固有値問題L10構造OPA2277interp12SC1815fccウィグナーザイツ胞面心立方構造フィルタジバニャン方程式ヒストグラム確率論マテリアルデザインspecx.f等高線正規分布PGAフェルミ面非線型方程式ソルバ初期値固定スピンモーメントスワップ領域ルチル構造リジッドバンド模型edeltquantumESPRESSO岩塩構造BaOSIC二相共存ZnOウルツ鉱構造フォノンデバイ模型c/aノコギリ波全エネルギーFSMTeXgnuplotmultiplotハーフメタルCapSense半金属合金結晶磁気異方性Ubuntu文字列入出力TS-110TS-112疎行列Excel直流解析ヒストグラム円周率不規則局所モーメントトラックボールPC等価回路モデルパラメータ・モデルキーボードRealforce三次元マンデルブロ集合フラクタル化学反応重積分縮退日本語最小二乗法関数フィッティングGimpMAS830LHiLAPW熱拡散方程式両対数グラフナイキスト線図負帰還安定性陰解法Crank-Nicolson法P-10クーロン散乱境界条件連立一次方程式片対数グラフEAGLEPIC16F785LMC662トランスシンボルCK1026線種凡例MBEAACircuitグラフの分割軸ラベルifort

最新コメント
リンク

にほんブログ村 その他趣味ブログ 電子工作へ