CMOS4050の出力抵抗

4050はデジタル回路のレベルシフトなどに便利な標準ロジックICです。4050でLEDを駆動する場合、出力段のFETが定電流特性となり電流制限抵抗を省略できることがあるようです。
そこで、本エントリでは電源電圧と負荷抵抗を変化させることにより、4050の出力抵抗を測定しました。
その結果、電源電圧が5VのときのみLEDを電流制限抵抗無しで駆動するのに適した出力抵抗となることが分かりました。

003_20101008032453.png 004_20101008032452.png


CMOS4050


4050は、CMOS標準ロジックのひとつで非反転バッファです。


001_20101008032409.png
fig.1: 4050内部等価回路

002_20101008032409.png
fig.2: 4050機能ブロック


fig.1-2は、東芝セミコンダクタの4050データシートによる4050の内部等価回路図です。

東芝セミコンダクタ4050データシートの概要にあるとおり、広い動作可能電源電圧と入力トレラント機能を持つため、レベルシフトをはじめ、さまざまな用途に利用されます。

出力電流が大きく、1 個のTTL を直接駆動できるため、CMOS からTTL の接続に有用です。入力は、VDD に無関係にVSS + 18 V までの電圧を加えることができるため、15 V、10 V 系のCMOS 論理回路から5 V 系のCMOS/TTL 論理回路へのレベル変換IC としても使用できます。


(関連:デジタル回路の簡易レベルシフト)

4050の出力インピーダンス


やまねこさんのつぶやきを見て、以前おこなったSimさんのPICkit2のレベル変換回路(2)のエントリのコメント欄での議論を思い出しました。

このときののりたんさんの解説が

その昔、40xxシリーズのメタルゲートCMOSを使っていた頃には、「CMOS-ICのID-VDS特性は、定電流特性になる。だから、LEDの電流制限抵抗は省略できる。」といわれていました。いわゆる五極管特性の領域を使っていたからだと記憶しています。
ところが、最近のCMOSマイコン出力のID-VDS特性というのは、ほとんど直線になってきています。つまり、三極管特性の部分を使っているようなのです。そのため、出力インピーダンスは線形、つまり抵抗と考えて差し支えないと思います。
VGS電圧が高くなれば、IDが増加します。マイコン出力の場合には、VGSにVDD-VSS間電圧がそのまま印加されるので、gomisaiさんのおっしゃるように、電源電圧に依存してIDが変化するという関係がみえてきます。

そういえば、40xxシリーズのID-VDS特性を実測したことは、ありませんでしたね。
# と、書いておくとgomisaiさんが測定してくれるかも。


これに対する、わたしのレスが

のりたんさん
解説ありがとうございます。
> # と、書いておくとgomisaiさんが測定してくれるかも。
ブログネタリストに加えておきます。


でした。
実を言うと、既に少しだけ測定はしていたのでした。
勿体つけても仕方が無いので、測ってあるところまで公開します。

4050でLEDを駆動するとき電流制限抵抗を省略できるか?


ここで、本エントリの目的をはっきりさせておこうと思います。

PICやAVRの事はとりあえず置いておいて、40xxシリーズ標準ロジックICの4050で順電流が数ミリアンペアから数十ミリアンペア程度のLEDを駆動する際に、抵抗を省略できる(順電流に近い電流領域で、出力インピーダンスが定電流特性に近くなる)か、できないかを各電源電圧について検討することとします。

測定方法


電流の向きは、ソースとしました。基本的には出力電流と出力端子の電圧降下から、オームの法則を用いて出力抵抗を決定します。

出力電流を可変するため、負荷抵抗として100Ωから1kΩまでのE6系列のカーボン抵抗を用意しました。抵抗の取替えを簡単にするため、回路はブレッドボード上に作成しました。


003_20101008032453.png
fig.3: 測定回路


ブレッドボードの接触抵抗などの影響を避けるため、抵抗測定には四端子法を用いました。電圧端子の取出しには、洗濯バサミ型のICテストクリップを用いました。
電源は、HP6632Aシステム電源で3V、5V、9V、12V、15V、18Vに設定したものを利用しました。電流測定と電圧測定は、R6452Aデジタルマルチメータで行いました。

結果と考察


以下に、測定結果を示します。


004_20101008032452.png
fig.4: 4050の出力電流-出力インピーダンス特性


同一シンボルを結んだものが、同一の電源電圧を示しています。
つないだ線が立っているものほど出力が定電流特性に近く、寝ているものほど定抵抗特性に近いといえます。

ここで、電源電圧が5Vである緑のラインに注目してみます。
すると、一般的なLEDの駆動電流として妥当な値である6mA前後の領域でグラフが立っている、すなわち定電流特性に近くなっていることが読み取れます。
したがって、電源電圧が5VのときにはLED駆動時に電流制限抵抗を省略することができるでしょう。

一方で、これよりも高い電源電圧では、グラフが寝ているため定抵抗特性に近くなり、抵抗値も電流制限抵抗を省略するには低い値となっています。

逆に、3V動作時は出力インピーダンスが高くなりすぎて、LEDを十分に駆動できるだけの電流を取り出せなさそうです。

したがって、4050をソースで動作させたときは、電源電圧が5V前後の場合のみ電流制限抵抗を省略した状態でLEDを駆動できるという結論となりました。

関連エントリ




参考URL




付録


このエントリで使用した測定データを添付します。


参考文献/使用機器




フィードバック



にほんブログ村 その他趣味ブログ 電子工作へ

 ↑ 電子工作ブログランキング参加中です。1クリックお願いします。


コメント・トラックバックも歓迎です。 ↓      


 ↓ この記事が面白かった方は「拍手」をお願いします。

tag: 定電流 レベルシフト R6452A HP6632A ブレッドボード 

PSoC/GPIOのしきい値と電源電圧

PSoC/GPIOのしきい値とヒステリシスではPSoCのGPIOのしきい値電圧をVdd=5.0Vの条件で測定しました。
今回は、電源電圧を可変することによりしきい値電圧に変化が見られるかの測定を行い、上下のしきい値ともに電源電圧に対する直線的な依存性があることが分かりました。

001_20090907021706.png 004_20090907021705.png


CMOSインバータのしきい値と電源電圧


PSoC/GPIOのしきい値とヒステリシスのエントリのコメント欄でのりたんさんに以下のような指摘をいただきました。

記事で提示されていたデータシートのVIL/VIH測定条件にこんな記述があります。

Vdd = 3.0 to 5.25

普通のCMOSインバータだと、Vddの値の影響を直接受けるので、いつでもTTLレベル入力というわけにはいかなくなります。そのため、74HCTシリーズの電源電圧は、TTLと同じ5V+/-10%と定められています。もし、Vddに依存しないようにVTL/VTHを定めようとすると、定電圧源とコンパレータで構成される、かなり重い回路が必要です。
もし、余力がありましたら、VddとVTL/VTHの関係も見てくださいませ。


前回のエントリでは、電源電圧Vdd=5Vさえ測定しておけば、他の電源電圧でも当てはめて考えることができると考えていましたが、電源電圧に依存してGPIOの入力しきい値が変化する可能性がでてきたため、追試を行いました。

測定回路の構成


PSoC/GPIOのしきい値とヒステリシスと同様、以下の回路構成で行いました。


001_20090907021706.png
fig.1: 測定回路構成


PSoCのGlobal Resourcesは、以下のように設定しました。

Power Setting [Vcc / SysClk freq] : 3.3V/24MHz
Trip Voltage [LVD (SMP)] : 2.92V (3.02V)

電源電圧は、3.0V,3.3V,3.6V,3.9V,4.2V,4.5V,5.0V,5.5Vとしました。
(5.5Vは動作定格外でした。やってから気づきました。)

電圧測定にはPDS5022Sを、電源はHP6632Aシステム電源を用いました。
データの解析には、Microsoft Excelとgnuplotを用いました。

ヒステリシス曲線


測定結果を以下に示します。


003_20090907021733.png
fig.2: ヒステリシス曲線


fig.2より、しきい値電圧が電源電圧に依存していることが分かります。


002_20090907021733.png
fig.3: ヒステリシス曲線(Vdd=3.0V)


fig.3は電源電圧が3.0Vの条件のヒステリシス曲線を抜き出したものです。スレッショルド電圧付近でもノイズが大きく、上下のしきい値がそれぞれ一意に読み取ることができません。
VTL/VTHの代表値として、それぞれ出力遷移前の最小値/最大値を選びました。

しきい値の電源電圧特性


fig.4にしきい値の電源電圧特性を示します。
しきい値と電源電圧の間に線形関係が見えました。


004_20090907021705.png
fig.4: しきい値-電源電圧特性


測定データに対して線型方程式の最小二乗法フィッティングを行ったところ、以下の係数が得られました。

VTL = 199.606 * Vdd + 511.626
VTH = 190.739 * Vdd + 713.202

ただし、VTL,VTHの単位は[mV]で、Vddの単位は[V]です。

ヒステリシスの電源電圧特性


VTHとVTLの差から求めたヒステリシス電圧VHの電源電圧特性をfig.5に示します。


005_20090907130344.png
fig.5: ヒステリシス電圧-電源電圧特性


ほぼすべての電源電圧範囲で、ヒステリシス電圧VHは160mV前後でした。
ただし、まともな議論をするには電圧分解能不足です。
誤差棒として±1LSBをつけました。これは、誤差が1LSB以内であると言うわけではなくあくまで比較用です。

いま、Vdd=3.0V時のヒステリシス電圧が200mV、Vdd=3.3V時のヒステリシス電圧が160mVとなっていますが、この差は1LSBしかなく、fig.2-3を見ても1LSB以上の測定誤差があることは明らかです。

今の測定精度ではヒステリシス電圧が電源電圧に比例して拡大しているのか縮小しているのか、あるいは変化していないのかの議論は残念ながら出来そうにありません。

最後に、しきい値電圧とヒステリシス電圧の表を示します。

Vdd[V]VTL[mV]VTH[mV]VH[mV]
3.010801280200
3.312001360160
3.612401400160
3.912801440160
4.213601520160
4.514001560160
5.015201680160
5.516001760160
table.1


関連エントリ




付録


このエントリで使用したBSch3V形式回路図ファイルを添付します。ファイル名末尾の".txt"を削除して、"_"を"."に変更すれば使えるはずです。


参考文献




フィードバック



にほんブログ村 その他趣味ブログ 電子工作へ

 ↑ 電子工作ブログランキング参加中です。1クリックお願いします。


コメント・トラックバックも歓迎です。 ↓      


 ↓ この記事が面白かった方は「拍手」をお願いします。

tag: PSoC インターフェース レベルシフト シュミットトリガ PDS5022 

OPアンプの同相入力電圧範囲とバイアス

OPアンプの同相入力電圧範囲と出力電圧範囲は電源電圧に依存します。広い電圧範囲を得るためには、広い電源電圧を確保することとレールtoレールOPアンプを用いることが簡単です。
しかし、前者は回路全体の電源構成の、後者は選択するOPアンプのコストや性能といった制約を受けます。

そういった場合は、逆に入力信号や出力信号を何らかの方法で加工するとよい場合があります。今回は、入力信号を抵抗分圧して同相入力電圧範囲を満たすことを考えました。

001_20090215234312.png 002_20090215234318.png


○単電源OPアンプのGND付近での非線形性とバイアス
単電源OPアンプのGND付近での非線形性とバイアスのエントリでは、単電源OPアンプの入出力特性が動作電圧範囲内でもフラットではないため、入力信号をちょっと高い電圧と分圧することによって、OPアンプの入力端子にかかる電圧をOPアンプの特性がよくなる点で使うという話を書きました。

○単電源OPアンプで負の信号を扱う
バイアスをかける方法をもう一歩踏み込むと、マイナスの電圧の信号を単電源で扱えるようにするレベルシフトの手法に至ります。
絶版ですが、OPアンプ活用100の実践ノウハウのP38-40に『16 単電源動作では完全0V出力にならない…レベル・シフトを使うのが利口』という項目があります。

レベルシフトなどというと大げさですが、やっていることはバイアスと一緒で、ただの抵抗分圧です。


001_20090215234312.png
fig.1: レベルシフト回路

002_20090215234318.png

fig.2: 横軸が入力電圧、緑が出力電圧、青が非反転入力端子の電圧


グラフは横軸が入力電圧で、緑のラインが出力電圧です。回路全体の挙動としては、±2Vの信号が2.5±2Vの信号に変換されています。青が非反転入力端子の電圧です。抵抗分圧されているため、OPアンプの入力端子にかかる電圧は正の電圧になることが分かります。

○そのほかの応用
上手にバイアスをかければ、単電源OPアンプでも負電圧の信号を扱えることが分かりました。
コツは、OPアンプの非反転入力端子にかかる電圧が同相入力電圧範囲に収まるようにするということです。
バーチャルショートが成り立っていれば、反転入力端子も非反転入力端子とほぼ同電位になります。

このコツさえ押さえれば、応用として単電源で両電源用のOPアンプを使うことも出来るでしょう。

○付録
このエントリで使用したLTspiceのシミュレーション用ファイルを添付します。ファイル名末尾の".txt"を削除して、"_"を"."に変更すれば使えるはずです。


tag: LTspice OPアンプ レベルシフト 

レベルシフト 第四回:反転型とオープンコレクタ

連載レベルシフタ第四回目の今回は、出力が反転するタイプの簡易レベルシフト回路とこの回路を内蔵しているオープンコレクタ出力タイプのICについてです。




反転型のレベルシフタの動作原理は、典型的なエミッタ接地回路です。






動作は入力論理を反転させるインバータとなります。
R2でプルアップする電圧を変更することで、出力電圧を変更できます。
下は、逆に5Vから3.3Vへレベルシフトした例です。






オープンコレクタ出力

さて、この出力段のエミッタ接地回路をデジタルICに内蔵した出力形式をオープンコレクタ出力といいます。




オープンコレクタ出力型ICの出力論理は"L"とハイインピーダンスである"Z"の2通りになります。したがって、"Z"のときの論理を確定するためにはプルアップが必要になります。

ちなみに、バイポーラトランジスタではなくFETで作られているICの場合はオープンコレクタではなくオープンドレインと呼ばれます。

プッシュプル(トーテムポール)出力

オープンコレクタ出力の対義語はプッシュプル出力、あるいはトーテムポール出力になります。いわゆる普通の出力のことです。




オープンコレクタ型ではシンク方向のみ出力インピーダンスが低くなりますが、プッシュプル型ではシンク・ソース両方向で出力インピーダンスが低くなります。

スリーステート(トライステート)

オープンコレクタとプッシュプルの両方を組み合わせたバッファとしてスリーステートバッファがあります。
代表的なスリーステートバッファは74HC125や74HC126です。




東芝セミコンダクターのデータシートから真理値表を抜粋




スリーステートバッファはレベルシフトよりもバスの切り替えに使われることが多いです。このために、74HC540/541といった専用のバスバッファも存在します。
スリーステートのことをトライステートとも呼びます。

オープンコレクタの耐圧

ただし、オープンコレクタ(オープンドレイン)型の出力ならいつでもレベルシフトに使えるとは限らないということには注意が必要です。実際のところ74HCシリーズでは、オープンドレイン出力であっても3.3V→5Vレベルシフトはできません。
これは、出力端子の定格電圧の問題です。

以下は、東芝セミコンダクタの74HC07のデータシートからの抜粋です。




出力電圧VOUTの項目を見ると、上限がVCC+0.5Vとなっていることがわかります。
この理由は、以前議論したレベルシフト 第三回:ダイオードクリップ型と5Vトレラントのエントリの中にある「5V入力トレラント機能」と似たような話になります。




上のシステム図も東芝セミコンダクタの74HC07のデータシートからの抜粋です。この図から読み取れるように出力のFETのドレインからVCCに向かってダイオードが挿入されています。このため、プルアップによってVCC以上の電圧を印加してもダイオードでクリップされてしまいます。

これに対して、スタンダードTTLである無印7407は低圧から高圧へのレベルシフトに使うことができます。(とはいっても、3.3Vではそもそも動作しませんが。)
以下が、テキサス・インスツルメンツの7407のデータシートからの抜粋です。







SN7407のOutput Voltage, Voの項目を見ると、VCCの値にかかわらず30Vまでとなっています。内部回路図のOutput Yのところを見てもダイオードが挿入されていないのがわかります。

目次


デジタル回路の簡易レベルシフト
レベルシフト 第一回:各パターン一覧
レベルシフト 第二回:分圧型と入力レベル
レベルシフト 第三回:ダイオードクリップ型と5Vトレラント
レベルシフト 第四回:反転型とオープンコレクタ
レベルシフト 第五回:非反転型とトランジスタの双方向性

tag: レベルシフト インターフェース 

レベルシフト 第三回:ダイオードクリップ型と5Vトレラント

デジタル回路の簡易レベルシフト第三回の今回は、広い電圧範囲を狭い電圧範囲へと変換する方法の二つ目であるダイオードによるクリップ回路です。

5V→3.3V

回路図とLTspiceによるシミュレーションは以下のようになります。






入力の5V系デジタル信号が緑のライン、レベル変換後の出力が青のラインです。

このグラフに対して、3.3V電源電圧を赤の補助線で書き込んだものが下のグラフになります。




この回路は、変換後の電圧が受信側のICの電源電圧(3.3V)よりも高くなってしまう欠点があります。
この"H"レベルのときの青のラインと赤のラインの差は、ダイオードD1の順方向電圧Vfの影響です。"H"レベルのときの等価回路が以下の回路図です。




この回路の動作原理は、3.3Vを超える電圧がoutにかかったときに3.3V電源へダイオードを通じて電流を流すというものです。このときにR1が電流の制限を行います。

±5V→3.3V

このダイオードクリップ型の利点としては、受信側の電源電圧範囲が送信側の出力電圧範囲の内側にあるならその値にかかわらずレベル変換できる点にあります。

次の例は、±5Vから3.3Vへのレベル変換回路です。GND側にもダイオードD2を入れることにより同じ方式でレベル変換が出来ます。






当然ながら、ダイオードのVfの影響が"L"レベル側にも見られます。

デジタルIC入力段の寄生ダイオード

74HCシリーズ等では、入力段の寄生ダイオードを積極的に利用することでクリップダイオードD1,D2を省略することが出来ます。

下の図は、74HCシリーズのゲートの内部回路のうち入力段を示したものです。




この回路から見て分かるとおり、受信側がこのようなICである場合は、わざわざ外部にダイオードをつけなくともよいことが分かります。




この方法でRS232Cレシーバを構成した例がELMRS-232C - TTLレベルの簡易変換方法でも紹介されています。

5V入力トレラント機能

一方で、入力段に寄生ダイオードを持たない入力トレラント機能を持ったロジックICも存在します。一例として4000シリーズ標準ロジックの4050を挙げます。
受信側にこのようなICを用いれば、電流制限抵抗さえ省略することが出来ます。

以下は、東芝セミコンダクターのTC4000BPのデータシートからの抜粋です。




入力電圧が0~18Vと電源電圧に依存していないことが分かります。
このため、3.3Vで動作させている4050に5V系の出力を直結しても4050は壊れることなく正常にレベルシフトを行います。
下図が、非トレラントICとトレラントICの入力段を比較したものです。




図のように、トレラントICは入力端子からVCCへの寄生ダイオードが入っていません。このため、高電圧を電流制限抵抗を介さず直結してもVCCへ過電流が流れ込むことが無いのです。

前半では、高電圧をかけるためにはダイオードによるクリップが必要であると書いておきながら、後半の入力トレラント機能を持つICではダイオードが入っていないから直接高電圧をかけることが出来るという主張をすることは、一見矛盾をはらんでいるように見えるかもしれません。
しかし、CMOSデジタルICの入力端子に高電圧をかける場合は、入力段のFETのゲート耐圧が問題の本質です。74HCシリーズ等の非トレラントICは、この耐圧が低いため寄生ダイオードが保護回路の役割を果たしています。一方で、4050の様なトレラントICはゲート耐圧が高く作られているので寄生ダイオードによる保護が必要ないというわけです。

tag: LTspice レベルシフト インターフェース 

FC2カウンター
カテゴリ
ユーザータグ

LTspiceAkaiKKRmachikaneyamaScilabKKRPSoC強磁性OPアンプPICCPA常微分方程式モンテカルロ解析ecaljodeトランジスタ状態密度インターフェースDOS定電流スイッチング回路PDS5022半導体シェルスクリプトレベルシフト乱数HP6632AR6452AI2C可変抵抗分散関係トランジスタ技術ブレッドボード温度解析反強磁性確率論バンドギャップセミナー数値積分熱設計非線形方程式ソルババンド構造絶縁偏微分方程式ISO-I2CLM358フォトカプラ三端子レギュレータカオスLEDシュミットトリガGW近似A/Dコンバータ発振回路PC817C直流動作点解析USBマフィンティン半径数値微分アナログスイッチTL43174HC4053カレントミラーサーボ量子力学単振り子チョッパアンプ補間2ちゃんねる開発環境bzqltyFFT電子負荷LDAイジング模型BSch基本並進ベクトルブラべ格子パラメトリック解析標準ロジックアセンブラ繰り返し六方最密充填構造SMPコバルトewidthFET仮想結晶近似QSGW不規則合金VCAMaximaGGA熱伝導cygwinスレーターポーリング曲線キュリー温度スイッチト・キャパシタ失敗談ランダムウォークgfortran抵抗相対論位相図スピン軌道相互作用VESTA状態方程式TLP621ラプラス方程式TLP552条件分岐NE555LM555TLP521マントル詰め回路MCUテスタFXA-7020ZR三角波過渡解析ガイガー管自動計測QNAPUPSWriter509ダイヤモンドデータロガー格子比熱熱力学awkブラウン運動起電力スーパーセル差し込みグラフ第一原理計算フェルミ面fsolveCIFxcrysden最大値最小値ubuntu最適化平均場近似OpenMPシュレディンガー方程式固有値問題井戸型ポテンシャル2SC1815TeX結晶磁気異方性OPA2277非線型方程式ソルバフラクタルFSM固定スピンモーメントc/agnuplotPGA全エネルギーfccマンデルブロ集合縮退正規分布キーボード初期値interp1multiplotフィルタ面心立方構造ウィグナーザイツ胞L10構造半金属二相共存ZnOウルツ鉱構造BaOSIC重積分磁気モーメント電荷密度化学反応クーロン散乱岩塩構造CapSenseノコギリ波デバイ模型ハーフメタルRealforceフォノンquantumESPRESSOルチル構造スワップ領域リジッドバンド模型edelt合金等高線凡例軸ラベル線種シンボルトラックボールグラフの分割MAS830LPIC16F785トランス入出力CK1026PC直流解析パラメータ・モデル等価回路モデル不規則局所モーメント関数フィッティング日本語ヒストグラムTS-112ExcelGimp円周率TS-110LMC662片対数グラフ三次元specx.fifortUbuntu文字列疎行列不純物問題ジバニャン方程式ヒストグラム確率論マテリアルデザインP-10境界条件連立一次方程式AACircuit熱拡散方程式HiLAPW両対数グラフ陰解法MBEナイキスト線図負帰還安定性Crank-Nicolson法EAGLE最小二乗法

最新コメント
リンク

にほんブログ村 その他趣味ブログ 電子工作へ